插件详情 · chipweaver/veripower

veripower chipweaver

An open-source agent flow from natural language spec through Verilog RTL and UVM verification to front-end signoff on commercial EDA tools

B78/100 工具 / 效率 GitHub ↗ 作者主页 ↗

★ 6

GitHub stars

forks

2026-06-11

创建于

2026-08-30

最近 push

—

npm 周下载

评分维度（六维框架）

工程质量

文档完整性

可发现性

100

维护活跃

100

安全卫生（深检抽样）与采用度只展示不进分；兼容性随 rc 雷达上线。口径见关于·指标体系

扣分明细（health-v4）

exports["./client"] 缺失（Web 客户端入口）−5

未探测（不扣分）：filesWhitelist

收录 / 发布

— awesome 未收录 · — imsai 未收录

未发布 npm（仅仓库安装）

徽章接入：https://dsh-insights.com/badge/chipweaver/veripower.svg · 接入指南 ↗

LLM 解读

开源代理流程，从自然语言规格到Verilog RTL、UVM验签及商业EDA前端签核。

open-sourceedaverilogrtluvmverificationagent-flowsignoff

README 宣称：open-source agent flow；supports commercial EDA tools

同类插件（工具 / 效率）

数据有误或已更新？申请重检（Actions 手动触发，输入 owner/repo，约半小时生效） · 申诉 / 纠错